【7474是正沿觸發(fā)還是負(fù)沿觸發(fā)】關(guān)于 74LS74、74HC74 這類經(jīng)典的 74 系列芯片，很多剛接觸數(shù)字電路的朋友容易在時(shí)序上犯迷糊。直接給結(jié)論：7474 是典型的雙 D 觸發(fā)器，它采用的是上升沿（正沿）觸發(fā)機(jī)制。
也就是說(shuō)，只有當(dāng)時(shí)鐘信號(hào)（CLK）從低電平跳變到高電平的瞬間，輸入端的數(shù)據(jù)（D）才會(huì)被“捕捉”并更新到輸出端（Q）。如果在高電平期間或下降沿時(shí)改變 D 端的值，觸發(fā)器是不會(huì)理睬的，輸出狀態(tài)保持不變。這點(diǎn)在選型和設(shè)計(jì) PCB 走線時(shí)要特別注意，尤其是抗干擾設(shè)計(jì)，因?yàn)橐坏r(shí)鐘信號(hào)有毛刺，很容易導(dǎo)致誤翻轉(zhuǎn)。
另外需要提醒大家的是，雖然邊沿觸發(fā)邏輯是一樣的，但它的兩個(gè)輔助控制引腳——置位（PRE/Sets）和清零（CLR/Clear），通常是低電平有效。這意味著如果你沒(méi)接線，記得要接上拉電阻或者接高電平，否則芯片可能一直處于強(qiáng)制復(fù)位狀態(tài)。
為了讓你在實(shí)際查資料或焊接板子時(shí)更直觀，我把關(guān)鍵特性整理成了下表：
| 核心參數(shù) | 具體特性描述 |
| : | : |
| 觸發(fā)方式 | 上升沿觸發(fā) (Positive Edge Trigger) |
| 器件類型 | 雙 D 型正沿觸發(fā)觸發(fā)器 (Dual D-Type Positive-Edge Triggered) |
| 數(shù)據(jù)輸入 | D (Data)，僅在 CLK 上升沿采樣 |
| 輸出端 | Q 及其反相輸出 /Q |
| 置位 (PRE) | 低電平有效，獨(dú)立于時(shí)鐘優(yōu)先復(fù)位 Q 為高 |
| 清零 (CLR) | 低電平有效，獨(dú)立于時(shí)鐘優(yōu)先復(fù)位 Q 為低 |
| 常見(jiàn)系列 | 74LS74 (TTL), 74HC74 (CMOS), 74HCT74 (高速 TTL 兼容) |
| 典型應(yīng)用 | 分頻器、移位寄存器、時(shí)序控制、脈沖鎖存 |
一點(diǎn)實(shí)戰(zhàn)經(jīng)驗(yàn)：
在做實(shí)驗(yàn)的時(shí)候，如果發(fā)現(xiàn) 7474 不工作，別光盯著時(shí)鐘邊沿看。很多時(shí)候問(wèn)題出在 PRE 和 CLR 腳上。如果這兩個(gè)引腳懸空，在 TTL 電路里默認(rèn)是高電平，但在某些 CMOS 工藝下可能會(huì)受干擾。穩(wěn)妥起見(jiàn)，建議把非必要的功能引腳通過(guò) 10kΩ電阻接到電源，避免“浮空”導(dǎo)致的邏輯混亂。
總之，記住“上升沿采集數(shù)據(jù)”，配合“低電平控制復(fù)位”，這塊芯片就能穩(wěn)穩(wěn)當(dāng)當(dāng)?shù)挠闷饋?lái)了。